通过华子路线图基本可以认为2030 euv实用

差不多 3d堆叠+euv才能实现晶体管密度突破400mtr 5ghz主频 真的太吓人了

238的密度也只有euv能做到吧

逻辑折叠和3D堆叠不是一个技术，不要弄混了

31年这个400/1.5相当于n3p，总不能一次到位吧，最晚29年就用euv5nm了

岂不是说今年mate90搭载的麒麟芯片性能会比9030提升一大波

想起以前没有大推力火箭，中国航天利用惯性把卫星甩了好几次，最终甩到预订位置。

没有买mate，这下真的等明年了

华为韬定律以逻辑折叠为核心技术路径，核心技术目标是降低芯片内部信号传输延时，实现电路时序收敛，提升时序性能，完全跳出传统晶体管几何微缩路线，不依赖EUV先进光刻制程。
逻辑折叠并非单一二维平面布局优化，而是规模化依托3D堆叠工艺实现立体架构落地：3D堆叠是核心关键实现手段，通过芯片垂直分层集成，将平面长距离互连转化为层间极短垂直互连，大幅削减RC寄生延时，彻底突破二维平面设计的延时优化瓶颈，是时序性能提升的核心物理支撑。
二者形成完整技术闭环：逻辑折叠负责顶层时序优化架构设计，定义信号路径与功能分层规则；3D堆叠负责落地立体互连结构，最大化压缩信号传输延时。
华为2031年等效1.4nm性能目标，正是依托该“架构设计+工艺实现”协同方案，基于成熟制程达成等效先进制程的时序与密度指标，完成后摩尔时代技术换道。