7nm足矣，我们有嘛咪嘛咪哄

除以2大概才是真实良品率

2nm，还90%良品率！
但凡有点常识的都知道。由于硅晶体的电子隧穿效应，会随着栅间距离的减小而增大。当单晶硅的栅间距离＜2.2nm后，隧穿漏电率就会＞51%。这对于数字逻辑电路来说是毁灭性灾难。因为当栅间漏电率＞51%之后。数字电路上的后方逻辑门根本识别不出前方逻辑门输出的是0还是1，导致逻辑门计算能力彻底瘫痪。因此单晶硅半导体的物理制程极限就是2.2nm。凡事低于2.2nm栅间距的单晶硅逻辑门电路根本无法进行计算。
2nm，90%良品率。这还是地球上的东西吗？

无所谓，美国只能4nm，fab20在台

哈，比3nm良率都高，吧里的神人们也都信了

驱动之家转载快科技发的“据媒体报道”