回复：3nm 华为 gaa

能搞。但不能量产。实验室不计成本还是有可能搞出来的。流片正式销售就难了。这玩意和概念车一个道理。面向市场还是加快攻克EUV吧

近日,中国科学院微电子研究所集成电路先导工艺研发团队在中国科学杂志社的《国家科学评论》(National Science Review,NSR)在线发表了关于先进CMOS集成电路新结构晶体管的综述文章“New structure transistors for advanced technology node CMOS ICs”(《用于集成电路的新兴材料和晶体管》专题论文之一),并入选期刊封面论文。该文从最新的GAAFET所面临的关键技术挑战出发,针对1nm技术节点下集成电路持续发展的集成密度需求,介绍了实现晶体管垂直三维堆叠的主要途径,包括上下垂直互补FET(也称3D堆叠FET)和垂直沟道晶体管,总结了实现晶体管三维堆叠的单次与顺次集成路径和工艺方法、所需的创新工艺、材料(低温外延硅、碳纳米管、二维材料等)以及协同设计技术,分析了面向大规模集成应用的关键工艺、电路设计及内部散热挑战,展望了未来进一步与其它新原理晶体管及3D芯片与系统结合的综合发展可能。

集微网消息，据外媒AnandTech消息，台积电在2023欧洲技术研讨会活动中，展示了下一代半导体架构的路线图，其中最先进的场效应晶体管架构为CFET，官方表示该技术已经在实验室中进行研究，取得了一些进展，但距离规模应用还有较长一段时间。在路线图上，还出现二维晶体管、碳纳米管技术，不过这些技术过于遥远。
集微网此前报道，英特尔也在不久前公布了半导体工艺路线图，展现了类似的CFET堆叠式场效应管架构，可以应用于1nm以下制程。

如果碳纳米管的电路主频可以上到10G以上，那么双核的cpu性能也非常恐怖，效率还高，调度还容易，也不用低制程。

长期从事集成电路的先进器件与关键工艺技术研究，国家科技创新领军人才（WR计划），科学院高层次海外引进人才（BR计划）。在22-14nm技术代，提出TiN金属栅应变调控新方法和介质隔离的FinFET新结构；在5-3nm及以下技术代，提出了与FinFET兼容的后栅GAA晶体管集成方法，以及多模态铁电存算一体器件，实现晶体管综合特性提升，目前从事3nm以下GAA/CFET器件与关键工艺、单片3D-IC集成技术、铁电新原理器件与电路等方向的研究。已发表SCI学术论文100余篇，引用2400余次，获发明专利授权256项，成功转移到中芯国际、武汉新芯等重点企业，获得国家、省部级科研奖励5项

碳纳米管，北大做了好多年了；是该落地了