网页资讯视频图片知道文库贴吧地图采购
进入贴吧全吧搜索

 
 
 
日一二三四五六
       
       
       
       
       
       

签到排名:今日本吧第个签到,

本吧因你更精彩,明天继续来努力!

本吧签到人数:0

一键签到
成为超级会员,使用一键签到
一键签到
本月漏签0次!
0
成为超级会员,赠送8张补签卡
如何使用?
点击日历上漏签日期,即可进行补签。
连续签到:天  累计签到:天
0
超级会员单次开通12个月以上,赠送连续签到卡3张
使用连续签到卡
04月08日漏签0天
verilog吧 关注:5,381贴子:17,993
  • 看贴

  • 图片

  • 吧主推荐

  • 游戏

  • 0回复贴,共1页
<<返回verilog吧
>0< 加载中...

本科生求助大佬

  • 只看楼主
  • 收藏

  • 回复
  • 秦桑绿枝
  • 崭露头角
    2
该楼层疑似违规已被系统折叠 隐藏此楼查看此楼
我想用74LS 161做一个34进制计数器
但是问了一下AI,他给我两个代码一个是161的管脚功能图,一个是正式的连接图
如何能将这两个代码同时运行,并且单独运行的时候代码存在问题,能不能修改一下?
module LS161( input CP, CR, LD, CTP, CTT, input [lbk]3:0[rbk] D, output reg [lbk]3:0[rbk] Q, output CO);assign CO = (Q == 4'b1111) & CTT;
always @(posedge CP or negedge CR) begin if (!CR) Q <= 4'b0000; // 异步清零 else if (!LD) Q <= D; // 同步置数 else if (CTP & CTT) Q <= Q + 1; // 正常计数endendmodule
module count (cp,cr,q);input cp,cr;output [lbk]7:0[rbk] q;
wire c; //异步清零信号wire co; //低位进位
LS161 low( .CP(cp), .CR(cr&c), .CTP(1'b1), .CTT(1'b1), .Q(q[lbk]3:0[rbk]), .CO(co)); //低位161
LS161 high( .CP(cp), .CR(cr&c), .CTT(co), .CTP(co), .Q(q[lbk]7:4[rbk]), .CO()); //高位161
assign c=~((q[lbk]7:4==4'b0010[rbk])&&(q[lbk]3:0[rbk]==4'b0001));//清零条件
endmodule //count


登录百度账号

扫二维码下载贴吧客户端

下载贴吧APP
看高清直播、视频!
  • 贴吧页面意见反馈
  • 违规贴吧举报反馈通道
  • 贴吧违规信息处理公示
  • 0回复贴,共1页
<<返回verilog吧
分享到:
©2026 Baidu贴吧协议|隐私政策|吧主制度|意见反馈|网络谣言警示