multisim吧 关注：30,617贴子：76,977
- 8回复贴，共1页
不感兴趣
开通SVIP免广告
问题原因请看第②条ⓒ点和第④条。
①电路中有几处不妥之处，虽不影响仿真，但实际电路会出问题：ⓐTTL数字IC的电源电压为5V，图中VCC取6V则高了1V；ⓑ74xx为第一代TTL（早被淘汰），建议采用74LSxx或74HCxx；ⓒTTL电路的输入端悬空（开路）相对于输入高电平，CMOS电路的输入端不允许悬空，而Multisim将数字电路输入端悬空作低电平处理，因此160计数器的ABCD端宜接地。
②仿真是为了验证电路功能，有几点建议：ⓐ采用2~3级计数器就行了（不必6级）；ⓑ闸门时间不必为1s，即U13A下面那个输入端的信号频率可以选更高的50Hz、500Hz、5kHz，以加快仿真速度；ⓒ采用逻辑分析仪（Logic Analyzer，仪器工具条中的第10个）观测计数器输出波形，能够更好的了解电路工作状态，并且能配合上一点的高工作频率。比如低位计数器由9变0时高一位计数器加1，而你的电路却是低位计数器由8变9时高一位计数器加1（这就是你电路的问题所在），用数码管就看到问题现象却很难发现本质。
③Multisim中，用555构建的多谐振荡器时不稳定的（实际电路不会这样）。所以仿真时信号最好直接调用信号源（源Source→数字源DIGITAL _SOURCES→数字时钟DIGITAL _ CLOCK，源Source→电压型信号源SIGNAL_VOLTAGE…→时钟源CLOCK_VOLTAGE，仪器中的函数发生器）来产生。若采用函发，电路中的XFG1应设置为：波形选方波（仿真不需包含整形的施密特触发器）、振幅2.5V、偏置2.5V，振幅2.5V的方波是高、低电平分别为+2.5V、-2.5V，叠加2.5V偏置后分别变为+5V、0V。
④74160计数状态由8变9时，其进位输出RCO由0变1（上升沿），用它直接作高一位160的时钟，就成了“逢8进一”的十进制计数。正确的做法是将RCO信号反相后作高一位160的时钟。
①电路中有几处不妥之处，虽不影响仿真，但实际电路会出问题：ⓐTTL数字IC的电源电压为5V，图中VCC取6V则高了1V；ⓑ74xx为第一代TTL（早被淘汰），建议采用74LSxx或74HCxx；ⓒTTL电路的输入端悬空（开路）相对于输入高电平，CMOS电路的输入端不允许悬空，而Multisim将数字电路输入端悬空作低电平处理，因此160计数器的ABCD端宜接地。
②仿真是为了验证电路功能，有几点建议：ⓐ采用2~3级计数器就行了（不必6级）；ⓑ闸门时间不必为1s，即U13A下面那个输入端的信号频率可以选更高的50Hz、500Hz、5kHz，以加快仿真速度；ⓒ采用逻辑分析仪（Logic Analyzer，仪器工具条中的第10个）观测计数器输出波形，能够更好的了解电路工作状态，并且能配合上一点的高工作频率。比如低位计数器由9变0时高一位计数器加1，而你的电路却是低位计数器由8变9时高一位计数器加1（这就是你电路的问题所在），用数码管就看到问题现象却很难发现本质。
③Multisim中，用555构建的多谐振荡器时不稳定的（实际电路不会这样）。所以仿真时信号最好直接调用信号源（源Source→数字源DIGITAL _SOURCES→数字时钟DIGITAL _ CLOCK，源Source→电压型信号源SIGNAL_VOLTAGE…→时钟源CLOCK_VOLTAGE，仪器中的函数发生器）来产生。若采用函发，电路中的XFG1应设置为：波形选方波（仿真不需包含整形的施密特触发器）、振幅2.5V、偏置2.5V，振幅2.5V的方波是高、低电平分别为+2.5V、-2.5V，叠加2.5V偏置后分别变为+5V、0V。
④74160计数状态由8变9时，其进位输出RCO由0变1（上升沿），用它直接作高一位160的时钟，就成了“逢8进一”的十进制计数。正确的做法是将RCO信号反相后作高一位160的时钟。
