RISC的load-calc-store 方式，导致RISC CPU非常吃寄存器。但随着CISC CPU微码化和CPU设计的寄存器重命名应用，CISC 和RISC 在物理寄存器上的需求逐渐趋同。

CISC由于指令长度不一，在取指和译码之前需要预处理，这个过程被称为CISC TAX。
举个例子，假设RISC-A的指令长度都是32bit，那么CPU每周期取128bit一定能获取4条完整的指令，这种情况供指是固定的，而每个指令起始刚好是0/32/64/96。而CISC则要考虑截断问题，还需要额外进行分割。不过CISC CPU通常也不会如此机械，比如在预处理时，发现两条相邻指令可合并，则会进行指令融合。

CISC Tax的存在通常被认为是X86 CPU无法做更宽前端发射的阻碍。但更大的阻碍其实是X86译码器的复杂性，X86译码器通常更加耗电，在ARM Cortex-A720放弃op-cache时，IA两家都不约而同继续增加op-cache。