网页
资讯
视频
图片
知道
文库
贴吧
地图
采购
进入贴吧
全吧搜索
吧内搜索
搜贴
搜人
进吧
搜标签
日
一
二
三
四
五
六
签到排名:今日本吧第
个签到,
本吧因你更精彩,明天继续来努力!
本吧签到人数:0
一键签到
成为超级会员,使用一键签到
一键签到
本月漏签
0
次!
0
成为超级会员,赠送8张补签卡
如何使用?
点击日历上漏签日期,即可进行
补签
。
连续签到:
天 累计签到:
天
0
超级会员单次开通12个月以上,赠送连续签到卡3张
使用连续签到卡
01月03日
漏签
0
天
fpga吧
关注:
22,736
贴子:
70,827
看贴
图片
吧主推荐
游戏
2
回复贴,共
1
页
<<返回fpga吧
>0< 加载中...
有关vivado fft IP核的求助
只看楼主
收藏
回复
169526HCY
fpga门外
2
该楼层疑似违规已被系统折叠
隐藏此楼
查看此楼
我在做一个2048点的ifft,输入的2048点数据已经完成了(第二张图信号有效的valid和结束标志tlast都拉高了),也能有输出,但是s_axis_data_tready信号一直不拉低,这是啥原因呢。。。因为要顺序变换多次,tready不正常后面就不知道咋搞。。。
最爱kaik
fpga大坑
6
该楼层疑似违规已被系统折叠
隐藏此楼
查看此楼
你选了pipelined 吧
2026-01-03 20:38:47
广告
不感兴趣
开通SVIP免广告
169526HCY
fpga门外
2
该楼层疑似违规已被系统折叠
隐藏此楼
查看此楼
我选pipeline的时候确实是一直拉高的,选了基4基2的时候,输入2048点不拉低,2066点才拉低,但是输出仍然是2048点 好奇怪
登录百度账号
扫二维码下载贴吧客户端
下载贴吧APP
看高清直播、视频!
贴吧页面意见反馈
违规贴吧举报反馈通道
贴吧违规信息处理公示