镇楼图中，图一是密码锁本体，图二是模块设计简述。
如果有人看的话，接下来会解释解释具体的逻辑运算

此处是核心模块：全等比较器
当输入的两个二进制序列完全相等时，输出为高电平。
先从1位全等开始看，很容易想到，同或门满足我们需要的输出。那么实际使用中，比较n位的两个二进制序列，只需要n个同或门，并将它们并联输入与门，即可得到我们所需要的模块。
逻辑表达式及具体电路如图：

听不懂，放个在这里

数电实验是吧，组合逻辑电路？已经实现了密码，怎么体现锁的功能？

做了一个模块图。
整体流程并不复杂，实际数字电路可由五个模块组成，编码器，计数器，译码器，数据分配器，序列比较器组成，前四个都是常用的集成电路模块。
具体流程如下，假设我们需要N位密码：先将独热码（0000000100）转换为二进制代码，方便后续识别和比较，二进制代码作为输入数据分配器的输入（该数据分配器为4位并行输入，Nx4线输出），具体分配到哪组输出线上由计数器决定，第k次输入密码就分配到第k条线上。数据分配器输出的数据接入n个序列比较器上，此时一端是刚输入的密码，另一端是预设好的密码，这就实现了顺序识别。输出时把所有比较器模块的输出端相与即可。

实际上，在mc中，许多模块都可以简化，用不上这么多部分，这些只方便用数电语言表达出来。
具体实现上，计数器+译码器的组合在mc中非常容易实现，把周期相同的n个脉冲分割器并联即可得到。数据分配器可以通过总线结构来实现，总线与译码器输出相与即可，这就大大简化了红石电路。
至于如何设置密码，这部分本质上和输入密码是一致的，在总线和设置端增设一个开关即可，在空间足够的情况下基本不需要改动电路。

此外，复位信号也是非常重要的一个环节，模n计数器的实现除了通过把周期相同的n个脉冲分割器并联得到以外，也能用现实中常见的翻转计数器+译码器完成，只需要把译码器第n端接到计数器清零端。

善

没想到时间已经过去6年多了，现在mc热度已经不咋高了，我也是老东西了

楼主能帮我编FPGA吗

你这个什么材质包（在红石线上显示强度的）

先膜