学习中心/函授站
姓 名 学 号
西安电子科技大学网络与继续教育学院
2022 学年下学期
《数字逻辑电路》期末考试试题
（综合大作业）
题号 一 二 三 四 总分
题分 30 10 30 30
得分
考试说明：
1、大作业试题公布时间：
（1）毕业班：2022 年 10 月 21 日；（2）正常班：2022 年 11 月 18 日； 2、考试必须独立完成，如发现抄袭、雷同均按零分计；
3、答案须用《西安电子科技大学网络与继续教育学院 2022 秋期末考试答题纸》（个人专属答题纸）手写完成，要求字迹工整、卷面干净、整齐；
4、在线上传时间：
（1） 毕业班学生于 2022 年 10 月 21 日至 2022 年 11 月 1 日在线上传大作业答卷；
（2） 正常班学生于 2022 年 11 月 18 日至 2022 年 12 月 5 日在线上传大作业答卷； 5、拍照要求完整、清晰，一张图片对应一张个人专属答题纸（A4 纸），正确上传。
一、单项选择题（每小题 2 分，共 30 分）
1、与八进制数(24.4)8 对应的二进制数是（）。
A．(10101.1)2B．(10110.1)2C．(10100.1)2D．(11011.01)2
2．将(01000011.00101000)5421BCD 转换为八进制数为（）。
A．(43.25)8B．(53.2)8C．(35.25)8D．(56.5)8
3、若输入变量 A、B 只有全为 1 时，输出 F=0，则其输入与输出的关系是（）。
A．异或B．同或C．或非D．与非A
4、逻辑电路如图 1.1 所示，其输出函数 F 为（）。BF
A．C=0
B．C=0 C．C=0
F = A + B
F = 0
F = A + B
C=1
C=1 C=1
F = AB
F = 1
F = AB
C
A B
图1.1
D． F = AB × C + ( A + B)C
5、逻辑函数用卡诺图化简时，八个逻辑相邻项合并可消去（）。
A．一个变量B．二个变量C．三个变量D．四个变量6、 F = AB + BC 的最小项表达式是（）。
A． F = å(0, 2, 3, 4)
C． F = å(0,1, 4, 6)
B． F = å(1, 5, 6, 7)
D． F = å(2, 3, 5, 7)
7、逻辑函数 F = ( AB + AB) + ( A Å B) 的最简与或式为（）。
A. A + B
B. A + B
C. A + B
D．1
8、逻辑函数 F ( A, B, C , D) = åm(0,1, 2, 4, 6, 7, 8, 9,10,12,14) 的最简与非式为
（）。
A． B ×C × BD × BD × ABCB． D × B ×C × ABC
C． D × BC × ABCD． D × BC × AB ×C
9、某函数的反函数是 F = A × B + AC + BD ，其原函数为（）。
A． F = ( A + B) A + C(B + D)B． F = ( A + B) A + C(B + D)
C． F = ( A + B) + A + C(B + D)D． F = ( A + B) A + CB + D
10、函数 F ( ABCD) = AC × D + AB × C + A × BC + AC D 约束条件 BD = 0 的最简与或
式为（）。
A. F = AC + AC
B. F = ACD + ABC + ABC + ABC
C. F = AC + ACD． F = BC + BC
11、在下列逻辑电路中，属于组合逻辑电路的是（）。 A．寄存器B．编码器C．触发器D．计数器12、所谓同步计数器是指（）。 A．各触发器的时钟端连在一起，统一由系统时钟控制 B．可用前级的输出做后级触发器的时钟 C．由同类型的触发器构成 D．可用后级的输出做前级触发器的时钟
13、为使 JK 触发器的状态由 0 到 0，其激励端 JK 取值为（）。
A．x0B．0XC．x1D．1x
14、四位移位寄存器现态为 1101，左移进两个 0 后再右移进一个 1。其移位寄存器的状
态是（）。
A．0110B．0111C．0100D．1010
15、74LS161当Cr = 1; LD = 0; P = 1;T = 1。其功能是（）。
A．计数B．预置数C．清零D．保持
二、填空题（每小题 2 分，共 10 分）
16、开路门输出并联完成 逻辑功能。
17、一个自然二进制码为 1110，该格雷码是 。
18、F=A Å 0 Å A Å 1 Å 0 Å 1= 。
19、时序电路的输出与当前输入有关，与电路过去状态 。
20、150KHZ 输入信号，其分频的分频系数为 3，输出频率为 。
三、分析题（每小题 10 分，共 30 分）
说明：中规模器件 74LS90、74LS161 和 74LS194 的功能见附页21、由双 4 选 1 数据选择器组成电路如图 3.1 所示。
①写出输出函数 F1、F2 表达式；
②列出真值表；
③说明其功能。
F2F1
A
22．电路如图 3.2 所示。
①分别列出图所示电路的状态迁移关系；
②分别指出电路的功能。
CPCP
图 3.2
23、由四选一数据选择器和移位寄存器 74LS194 组成电路如图 3.3 所示。
①列出 74LS194 的状态迁移关系；
②写出输出 F 的序列信号。
1
E
四D0
选
D1
一
F选D2
择
D3
器
A1
1O
OCP
四、设计题（每小题 10 分，共 30 分）
1
图 3.3
1
24、用 74LS138 译码器和少量的门电路设计一个转换电路，将输入的三位格雷码 G2G1G0
转换为三位二进制 B2B1B0。
①列出真值表；
②画出逻辑图。
25、试用 74LS161 设计一个起始态为 0100 的 9 进制计数器。
①列出状态迁移表；
②画出逻辑电路图。
图 4.1
26、利用 JK 触发器设计同步三进制加法计数器。
①做出状态迁移表；
②确定每级触发器的激励函数；
③画出逻辑图。
74LS161功能表
74LS90功能表
输入 输出
R01 R02 S91 S92 CP1 CP2 QD QC QB QA
1 1 0 0 0 0 0
1 1 0 0 0 0 0
0 1 1 1 0 0 1
0 1 1 1 0 0 1
R01R02=0 S91S92=0 CP00CPCPQAQD CP 二进制计数 五进制计数8421码十进制计数 5421码十进制计数
74LS194功能表
Cr CP S1 S0 SL SR D0 D1 D2 D3 Q0 Q1 Q2 Q3
0 0 0 0 0
1 0 0 保持
1 0 1 SR SR Q0 Q1 Q2
1 1 0 SL Q1 Q2 Q3 SL
1 1 1d0 d1 d2 d3 d0 d1 d2 d3
1 0 保持
姓 名 学 号
西安电子科技大学网络与继续教育学院
2022 学年下学期
《数字逻辑电路》期末考试试题
（综合大作业）
题号 一 二 三 四 总分
题分 30 10 30 30
得分
考试说明：
1、大作业试题公布时间：
（1）毕业班：2022 年 10 月 21 日；（2）正常班：2022 年 11 月 18 日； 2、考试必须独立完成，如发现抄袭、雷同均按零分计；
3、答案须用《西安电子科技大学网络与继续教育学院 2022 秋期末考试答题纸》（个人专属答题纸）手写完成，要求字迹工整、卷面干净、整齐；
4、在线上传时间：
（1） 毕业班学生于 2022 年 10 月 21 日至 2022 年 11 月 1 日在线上传大作业答卷；
（2） 正常班学生于 2022 年 11 月 18 日至 2022 年 12 月 5 日在线上传大作业答卷； 5、拍照要求完整、清晰，一张图片对应一张个人专属答题纸（A4 纸），正确上传。
一、单项选择题（每小题 2 分，共 30 分）
1、与八进制数(24.4)8 对应的二进制数是（）。
A．(10101.1)2B．(10110.1)2C．(10100.1)2D．(11011.01)2
2．将(01000011.00101000)5421BCD 转换为八进制数为（）。
A．(43.25)8B．(53.2)8C．(35.25)8D．(56.5)8
3、若输入变量 A、B 只有全为 1 时，输出 F=0，则其输入与输出的关系是（）。
A．异或B．同或C．或非D．与非A
4、逻辑电路如图 1.1 所示，其输出函数 F 为（）。BF
A．C=0
B．C=0 C．C=0
F = A + B
F = 0
F = A + B
C=1
C=1 C=1
F = AB
F = 1
F = AB
C
A B
图1.1
D． F = AB × C + ( A + B)C
5、逻辑函数用卡诺图化简时，八个逻辑相邻项合并可消去（）。
A．一个变量B．二个变量C．三个变量D．四个变量6、 F = AB + BC 的最小项表达式是（）。
A． F = å(0, 2, 3, 4)
C． F = å(0,1, 4, 6)
B． F = å(1, 5, 6, 7)
D． F = å(2, 3, 5, 7)
7、逻辑函数 F = ( AB + AB) + ( A Å B) 的最简与或式为（）。
A. A + B
B. A + B
C. A + B
D．1
8、逻辑函数 F ( A, B, C , D) = åm(0,1, 2, 4, 6, 7, 8, 9,10,12,14) 的最简与非式为
（）。
A． B ×C × BD × BD × ABCB． D × B ×C × ABC
C． D × BC × ABCD． D × BC × AB ×C
9、某函数的反函数是 F = A × B + AC + BD ，其原函数为（）。
A． F = ( A + B) A + C(B + D)B． F = ( A + B) A + C(B + D)
C． F = ( A + B) + A + C(B + D)D． F = ( A + B) A + CB + D
10、函数 F ( ABCD) = AC × D + AB × C + A × BC + AC D 约束条件 BD = 0 的最简与或
式为（）。
A. F = AC + AC
B. F = ACD + ABC + ABC + ABC
C. F = AC + ACD． F = BC + BC
11、在下列逻辑电路中，属于组合逻辑电路的是（）。 A．寄存器B．编码器C．触发器D．计数器12、所谓同步计数器是指（）。 A．各触发器的时钟端连在一起，统一由系统时钟控制 B．可用前级的输出做后级触发器的时钟 C．由同类型的触发器构成 D．可用后级的输出做前级触发器的时钟
13、为使 JK 触发器的状态由 0 到 0，其激励端 JK 取值为（）。
A．x0B．0XC．x1D．1x
14、四位移位寄存器现态为 1101，左移进两个 0 后再右移进一个 1。其移位寄存器的状
态是（）。
A．0110B．0111C．0100D．1010
15、74LS161当Cr = 1; LD = 0; P = 1;T = 1。其功能是（）。
A．计数B．预置数C．清零D．保持
二、填空题（每小题 2 分，共 10 分）
16、开路门输出并联完成 逻辑功能。
17、一个自然二进制码为 1110，该格雷码是 。
18、F=A Å 0 Å A Å 1 Å 0 Å 1= 。
19、时序电路的输出与当前输入有关，与电路过去状态 。
20、150KHZ 输入信号，其分频的分频系数为 3，输出频率为 。
三、分析题（每小题 10 分，共 30 分）
说明：中规模器件 74LS90、74LS161 和 74LS194 的功能见附页21、由双 4 选 1 数据选择器组成电路如图 3.1 所示。
①写出输出函数 F1、F2 表达式；
②列出真值表；
③说明其功能。
F2F1
A
22．电路如图 3.2 所示。
①分别列出图所示电路的状态迁移关系；
②分别指出电路的功能。
CPCP
图 3.2
23、由四选一数据选择器和移位寄存器 74LS194 组成电路如图 3.3 所示。
①列出 74LS194 的状态迁移关系；
②写出输出 F 的序列信号。
1
E
四D0
选
D1
一
F选D2
择
D3
器
A1
1O
OCP
四、设计题（每小题 10 分，共 30 分）
1
图 3.3
1
24、用 74LS138 译码器和少量的门电路设计一个转换电路，将输入的三位格雷码 G2G1G0
转换为三位二进制 B2B1B0。
①列出真值表；
②画出逻辑图。
25、试用 74LS161 设计一个起始态为 0100 的 9 进制计数器。
①列出状态迁移表；
②画出逻辑电路图。
图 4.1
26、利用 JK 触发器设计同步三进制加法计数器。
①做出状态迁移表；
②确定每级触发器的激励函数；
③画出逻辑图。
74LS161功能表
74LS90功能表
输入 输出
R01 R02 S91 S92 CP1 CP2 QD QC QB QA
1 1 0 0 0 0 0
1 1 0 0 0 0 0
0 1 1 1 0 0 1
0 1 1 1 0 0 1
R01R02=0 S91S92=0 CP00CPCPQAQD CP 二进制计数 五进制计数8421码十进制计数 5421码十进制计数
74LS194功能表
Cr CP S1 S0 SL SR D0 D1 D2 D3 Q0 Q1 Q2 Q3
0 0 0 0 0
1 0 0 保持
1 0 1 SR SR Q0 Q1 Q2
1 1 0 SL Q1 Q2 Q3 SL
1 1 1d0 d1 d2 d3 d0 d1 d2 d3
1 0 保持
