最近因为疫情，临床科研都有点事多，测试时间都不太够…
可以简单两次对比（测过很多次都可重复辣），specint06组件里和内存相关性比较高的mcf和omnetpp都下降了，到libquantum和hmmer问下滑了我是没想到。
延迟上16m的full random默认142ns，改包名后是139ns，变化不算大。

关于功率
iqoo z1正常情况下空载都是0.38w，和iQOO neo3一样，算很低啦。
但是如果白名单应用里，系统会让核心频率一直锁最高（只是白名单下的一个表现，并不一定是全部原因。gfxbench里也出现了，不过我还没整理好整理完了再说，回去翻了翻reno3都没出现这样没负载cpu还一直最高频的样子…）
空载肯定是不减反增，看spec的那四项下降的子项和性能一致的xalancbm就看得出来。
大概高了0.2w左右，空载0.55-0.6w

然后假设天玑1000+的CPU
A77@ 2.6GHz 64KB/256KB/2M
SPECint06就是大概29.3/1.7+w。
那么对比865这些同样A77，甚至麒麟990这些A76，成绩是否正常呢？
ARM发布会其实给了仿真的详细数据，稍微填一下就能得到比较详尽的A77&A78 specint2006性能-功率曲线。
仿真的a77规格是
l2 512KB（2～3%的差距）
l3 4m（3～4%的差距）
访存延迟100ns（不知道哪种，大概算8%的差距吧）29.3*1.08*1.04*1.03＝33.897，基本完美。

同时功率图上1.8w配合更大的cache更高的性能，实际天玑1000+在1.7-1.8w之间我觉得也听符合的。
关于cache与频率，性能（spec）和功率之间的关系…根据实测也读了些文章请教了下大手子。
首先power[total]＝CV2f+power[static]+power[transient]
在过去的数百nm到数十nm的时代下，占绝对大头的一直是CV2f，也就是动态功耗。到随着制程进步，power[static]就越来越重要，这就是静态功耗，所谓的漏电，简单的逻辑下，晶体管越多，漏电越多。
cache非常占面积，比如arm推荐a78作为中核提升面积效率的方式之一就是把l1从a77/a76一直的64kb降到32kb。
所以缓存大小对静态功耗有线性影响，更大的缓存物理上带来更大得静态功耗，但对总体功耗而言，影响相对较小。同时，缓存越大，频率可能越低。缓存访问延迟变大会减少频率，多周期访问可以提升频率但是降低ipc。而spec则是通过计量cpu完成固定工作量得时间来衡量性能，如果使用缓存得当提高内存性能完成得更快，时间更短说不定也能降低spec的总能量项，变相也算提高了能效。功耗也一样，这些都是有双面影响的，看SoC厂家对“分寸”的把握了，比如看联发科追求的就是极致的面积效率，比如台积电初代7nm下mt6889整个cpu部分才9.4mm2，整个diesize才70mm2左右，他家压根不是堆晶体管的类型，而是追求“晶体管效率”——但这个方针对于一个想要打造旗舰soc平台的是好是坏，就是说的这哥“分寸”的拿捏了。

这么简单的东西还有人看不懂熬…

整理了下