3800x cpuz 520 过分了，3600都509

指令解码/缓存/执行能力
众所周知，x86 是复杂指令集架构，但是和精简指令集相比，区别并非什么指令数量的多寡，而是其指令长度格式不一。
以最简单的 NOP 空指令为例，它的 x86 编码长度是一个字节，加法指令 ADD、乘法指令 MUL 等则是两个字节，最长的 x86 指令有 17 个字节。
我们采用了部分有代表性的 x86 指令进行指令解码测试，测算出解码带宽信息（结果受微操作高速缓存、指令高速缓存、解码器、执行单元、回退等工位影响）：
正如你所看到的测试结果，Zen2/Zen + 都具备每周执行 5 个单字节指令的能力，而 Coffee 则是只有每周期 4 单字节指令的能力。
Prefixed CMP 其实是针对 x86-64 指令的测试，可以看到，在微操作高速缓存范围内的指令流能够为处理器维持每周期 4 条 8 字节指令的执行能力。
如果单纯从表格来看的话，Zen2 似乎和 Zen+ 一样，但是我们将收集的数据整理为图表后，看到了更多的细节：


我们选取了 NOP 指令（x86 指令长度 1 个字节）以及 Prefixed 的 CMP 4（x86 指令长度 8 个字节）的测试结果做了上面的两个图表。
可以看到 Zen 2 在 NOP 的时候，每周期 5 指令的峰值数据可以维持到 3KiB 以上，而Zen+ 只能维持到大约 0.2KiB 左右。
在长度为 8 字节的指令时，Zen2 每周期两指令的峰值数据可以维持到 16KiB，而 Zen + 只能维持到 8KiB。
从目前的测试结果来看，我们估计 Zen2 的微操作高速缓存容量按照字节衡量的话，应该不低于 16KiB。

微架构实现细节对比

我们使用 AIDA64 v6.00.5122 Beta抓去了 Zen 和 Zen2 的指令时延、吞吐率，其中 Matisse 就是 Zen2 的桌面版内核微架构版本代号。
上表中的 MOV r32 到 VPCLMUL 等指令就是从其中 4000 多条指令测试项目中提取出来的有代表性的测试结果，竖线的两侧分别是时延和吞吐率，单位是周期，因此吞吐率其实是 CPI 值，即周期/指令，是 IPC 的逆向表示方式。
其中涉及到 ymm 寄存器的测试都是 AVX2 256-bit 指令。
从测试结果来看，Zen 2 的 AVX2 ADD/MUL/FMA 等指令的吞吐性能较 Zen 提升了一倍，证明 Zen 2 的确在 AVX2 实现上有做改进。

Zen 2 内核微架构总结
从微架构角度看，Zen 2 的最大改进是对前端单元的加强，包括引入了目前几乎最强大的动态分支预测器 TAGE 分支预测器作为第二级分支预测，使得 Zen2 可以在分支密集型的应用中比上一代的 Zen+ 快 20%。
即使和 Coffee Lake 相比，同频下的 Zen 2 在分支密集应用中也能快 5%，这是多年未曾出现过的现象，上一次在这类测试中出现 AMD 比 Intel 快的时候是因为比对手短 50% 流水线深实现的。
而这次是双方流水线深度相当的情况下，凭借动态分支预测器实现，对于未来数年 AMD 的竞争前景意义更大，现在的情况就好像两个枪手对决，拔枪速度相当，但是 Zen2 的枪法很可能更准。
Zen 2 的微操作高速缓存达到 4K（微操作），从上面的解码带宽测试来看，我们认为这个改进对于有大量循环的应用会有一定的改进。
由于两个向量单元引入了 256 位 AVX2 指令单周期执行能力，Zen2 在计算吞吐能力比上一代微架构提升了一倍，达到了和 Coffee Lake 相当的水平，x265 这类引入了 AVX2 优化的应用将会受益。
Zen 为 AMD 从颓势中重新找回与对手竞争的信心，Zen+ 为 AMD 取得了市场，而 Zen 2 则是 AMD 让我看到了真正翻身的希望。
这次应该可以至少坚持到 Intel 的 Comet Lake，嗯，时间窗口有半年，能爽半年还是不错的。

NB的回归
前面部分是微架构部分，后面就是相对宏观的平台架构部分。
NB是什么意思？就是North Bridge的回归，北桥的回归。年轻的朋友可能不知道北桥是什么？现在一般把PCH叫做南桥，是因为很久以前还有个芯片叫做北桥。上面的965芯片组的华硕P5B-Deluxe，和供电散热片由热管相联的芯片就是北桥。（为什么选这个主板？因为我十几年前我自己用的这个)
上面就是个典型的北桥芯片布局图，CPU通过FSB前端总线连接北桥，而内存和PCI控制器这些高速接口都在北桥里，而南桥主要负责串口，USB、SATA这样的低速设备。此外白桥还有个特征，就是北桥是通过Front Side Bus前端总线和CPU相连，并且之间的连接速率并不是全速，而是和外频成倍数关系。如我之前的Core 2 E6300外频是266,FSB是X4 1066MHz，倍频是7，那处理器频率是266×7=1.86GHz，而我超频可以将外频提升到500，达成500×7=3.5GHz。

Intel这边最后保持完整北桥的芯片组是Core 2的P45/X48这代，之后的X58虽然保持北桥，但其实主要是控制PCIE，而内存控制器已经集成到CPU内部了。而AMD这边则更早，Athlon 64就已经开始在CPU内部集成了内存控制器,北桥主要是连接高速PCIE。
而到Sandy bridge的P55这代，内存控制器和PCIE控制器都集成到了CPU内部，全集成相比独立的北桥速度更快，延迟更小，北桥和前端总线似乎就要彻底的离开历史舞台了。

但到了Zen 2，北桥似乎就回归了，内存控制器和PCI控制器和CPU虽然还是在一个基板上，但是分开封装，并且通过异步的总线进行连接。就是说Zen 2又回归到到K8以前传统的架构。

看的好累，原文在哪？十年一轮回，等这一天已经有十年了。

Zen 2的设计将内存控制器，PCIE控制器等部分从核心中拿出，核心/缓存被集中在Chiplet芯片里，而互联部分的IF总线，内存控制器、PCIE/NVME/SATA、时钟生成器和其他IO部分则被放在名为cIOD的芯片里(北桥)，其通过Infinty Fabric总线进行连接(FSB)。

再来看看具体的设计。单个核心的封装名为CCD，每个CCD里面有2个CCX，每个CCX里面可以有4个核心，16MB L3缓存。每个CCD同cIOD的连接位宽为32B/周期。cIOD里的Data Fabric到内存控制器的位宽也是32B,这和到核心的位宽一样。
Fabric总线的速度和内存控制器可以同步和异步，在1200-1600MHz范围是同步，如果用户内存是2133MHz，那内存控制器速度就是1066MHz，但Fabric总线还是会保持1200MHz的最低速度，如果在内存在2400-3600MHz范围，Fabric总线的速度和内存控制器同步就是内存速率的一半。内存单通道是8B，双通道就是16B，但由于DDR Double后频率翻翻，但位宽只有Data Fabric到内存控制器的位宽一半，这样带宽刚好保持一致。

如果内存速度高于3600MHz，那Fabric总线的速度和内存控制器就最高固定在1800MHz。默认设置Fabric总线最高可以运行在1866MHz，如果内存频率高于1866X2，那Fabric总线和内存控制器就是异步模式，内存控制器的速度减半，如4000或者4266，内存控制器频率就是半速的1000/1066,那Fabric总线就会是异步模式，保持1800的频率。

例如内存频率在4266 MHz，16B带宽就是68GB/S，内存控制器的频率是半速，才1066MHz，32B带宽是34GB/S，异步的IF总线是1800MHz，32B带宽是57.6GB/S，明显内存控制器会成为瓶颈。这个时候内存延迟就会反而增加，并进一步影响到带宽(后面会有具体测试)。内存的延迟增加，其实也减轻了内存颗粒的负载，反而使得Zen 2内存比较容易上高频。但这样的高频并没有什么意义，带宽和延迟反而会变差。对于Zen 2而言，3733MHz就是甜点频率，如果可以达到这个频率，就应该考虑的是缩小参降低延迟，综合考虑性价比，AMD官方推荐是3600C16的内存规格。

但更为细致的手工调节，我们可以在同步模式将IF频率拉到1900，内存运行在3800，这个时候内存控制器依然是同步模式。其实更为准确的说，只要是内存频率/2等于IF频率的同步模式，内存控制器依然是全速，因此追求最佳效能，可以同步拉高IF和内存频率。但从现在的情况看,IF可以提高的余地大概只有33MHz，从1866到1900MHz。

我们使用AIDA64 6.0测试不同内存频率的延迟，内存频率高于3733以后，内存延迟就会大幅升高。Zen 2的内存延迟要高于Zen/Zen+，不过这在预料之中，内存控制器在iCOD里，需要通过IF再到MC,路径更长，符合预期。

内存读带宽在3733之前是逐步走高，但超过3733，内存带宽会断崖式下跌，在3733之前实际带宽是理论带宽的87%，而超过3733，带宽效率也大幅下降。
另外一点就是写带宽，对于只有一个CCD的型号,如3600/3600X/3700X/3800X，其写带宽大概只有读带宽一半多一点的水平，而2CCD的3900X/3950X内存写带宽则是正常平衡水平。AMD给出的解释是：
Zen2中执行的区域和性能优化之一是将写入带宽从CCD->IOD从32B/cyc降低到16B/cyc，而读取带宽保持在完全32B/cyc。由于客户机工作负载不需要做很多编写工作，所以不需要指定宽度为32B的链接。这节省了在其他地方进行有用的优化所需的面积和能量。

我们依然用Cache 2 Cache测试单CCD的3700X L3一致性耗时，IF频率还是和远端核心L3耗时相关，IF频率越高，远端耗时就越短，内存频率超过3733进入异步模式，耗时还是和IF频率相关，和MC无关。Zen 2的耗时相比Zen和Zen+还是有一定幅度的进步。

现在计算机的接口，本质都是PCIE的各种转接。USB 3.0是，SATA3是,M.2是,DisplayPort也是，TBT3同样是，差别就是占用的带宽和物理定义不一样，但底层都是PCIE。Zen 2的IF频率按1600MHz计算的话，到IO Hub的位宽是64B/周期，这样就是102GB/S的总带宽。PCI-E 3.0 1X的带宽是1GB/S，X570支持PCIE 4.0，那一个Lane就是2GB/S，102GB/S带宽就可以满足50个PCIE 4.0 Lanes的需要,这样就使得Zen 2+X570有人以往HEDT平台才有的扩展性能。

这样大的带宽分配起来就更加自由，以ROG CROSSHAIR VIII HERO (WI-FI)为例，CPU有组直连的16X PCIE 4.0(可以分拆成2个8X),一组直连的4X NVME和4组USB 3.2 Gen2。4X PCIE带宽从ICOD连到南桥，再对各种USB、SATA，WiFi，PCIE 1X 4X的扩展就更为从容不迫了。
在这强大的扩展性能之中，最为关键的就是PCIE 4.0，Zen 2平台配合X570芯片组主板的PCIE 4.0可以提供两倍于PCI 3.0的带宽。目前支持PCIE 4.0的设备主要有两个类别，第一是AMD自家的Radeon 5700显卡，第二类是PCIE接口的SSD。其实现在阶段我个人并不看好PCIE 4.0的应用，主要理由如下：

Intel几乎没有计划支持PCIE 4.0(特别是在消费级),而是准备跳过直接在2021年后直接上PCI-E 5.0，并且主要是在服务器领域，而非消费级，AMD方面也只有高端的X570支持，这样使得PCIE 4.0平台在未来一段时间不可能形成足够的市场保有量，下游厂商就会缺乏动力，形成不了生态,PCI-E 4.0虽然是PCIE-SIG的标准接口协议，但在缺乏Intel支持的情况下，依然只是AMD的私有协议；

艾玛，图实在太多了，又必须保存再上传，这样转帖效率太低了，想看的直接百度爱活网吧，发链接不知道会不会被吞

加油。

很强的文章，十年一轮回，AMD回来了

GKD

楼主聊的很健康 你考虑过AVX 游戏神秘加成的 美刀压制了吗 ？ 你考虑过 双DIE 和单DIE 的 稳定性 和故障率了吗 不光怎么讲1分钱1分货 但是3600 这个B样 就让人 很无奈了

已收藏