同样面积的芯片能多塞不少晶体管（10-20%）
同时降低10%的最高可用频率（现在看来有15%）
加大漏电控制难度
从这两年的实践看来
技术上没有绝对优势的情况下
妄图在核心项目上省成本是得不偿失的
虽然省了那么一点晶圆面积
但频率下降导致的性能损失直接导致了市场份额的损失
夏威夷如果用比较正常的晶体管密度
功耗会控制得更好，最高可用频率也可增加20%（高密度工艺损失的不只是技术上的15% 还有散热器成本的限制）