网页资讯视频图片知道文库贴吧地图采购
进入贴吧全吧搜索

 
 
 
日一二三四五六
       
       
       
       
       
       

签到排名:今日本吧第个签到,

本吧因你更精彩,明天继续来努力!

本吧签到人数:0

一键签到
成为超级会员,使用一键签到
一键签到
本月漏签0次!
0
成为超级会员,赠送8张补签卡
如何使用?
点击日历上漏签日期,即可进行补签。
连续签到:天  累计签到:天
0
超级会员单次开通12个月以上,赠送连续签到卡3张
使用连续签到卡
11月19日漏签0天
verilog吧 关注:5,375贴子:17,985
  • 看贴

  • 图片

  • 吧主推荐

  • 游戏

  • 1回复贴,共1页
<<返回verilog吧
>0< 加载中...

2位计数器带进位的进位那怎么编啊

  • 只看楼主
  • 收藏

  • 回复
  • w耍流氓的兔子
  • 默默无闻
    1
该楼层疑似违规已被系统折叠 隐藏此楼查看此楼
求大神啊


  • kudo1017
  • 富有美誉
    9
该楼层疑似违规已被系统折叠 隐藏此楼查看此楼
没有加使能控制端口,需要的话自己加好了
module cntr2
(
input clk,rst_n,
output [1 :0] o_cnt,
output o_cout
);
reg[2:0] r_cnt;
reg[2:0] w_cnt_nxt;
assign o_cnt=r_cnt[1:0];
assign o_cout=r_cnt[2];
always@(posedge clk or negedge rst_n) begin
if(!rst_n) begin
r_cnt<=3'd0;
end
else begin
r_cnt<=w_cnt_nxt;
end
end
always@(*) begin
w_cnt_nxt=r_cnt+3'd1;
end


登录百度账号

扫二维码下载贴吧客户端

下载贴吧APP
看高清直播、视频!
  • 贴吧页面意见反馈
  • 违规贴吧举报反馈通道
  • 贴吧违规信息处理公示
  • 1回复贴,共1页
<<返回verilog吧
分享到:
©2025 Baidu贴吧协议|隐私政策|吧主制度|意见反馈|网络谣言警示