rt,大家从这次高通翻车事件可以看出,l1,l2缓存对一个cpu的影响是极其致命的。
然而联发科用arm核心的时候,一直贴着arm允许的缓存下限去做的,要不是arm比较牛逼,不像苹果高通那样过于依赖超大缓存,不然铁定完犊子。
首先c1u,现在只上了2mb但本来最高可以上3mb,也就是增加50%!
然后c1pre,现在只用了1mb版本,实际上可以最高支持2mb,提升100%!
再然后c1pro,现在只上了512kbl2,l1疑似也是缩水版,但本来可以上1mbl2,64kbl1,又是提升100%!
最后就是c1nano,目前没有多少芯片运用,其实本来它的缓存是可以像目前的c1pro看齐!
这就是为什么我说搭载arm的联发科有非常大的进步空间。
这也是为什么我支持1cu+1cpre+4cpro+4cnano,在arm的官方文件里,cnano并不是没用的,不然也不会一直研发,在低功耗区间其表现很出色,奈何没有一家给足缓存实际上4cnano+4cpro是很完美的biglittle布局,只不过现在的游戏会有一到两个非常重的线程,做不到均匀线程,因此再额外加上1个满血缓存的cu和cpre就绰绰有余了,也没必要强行上变成两个阉割缓存的cu,反而会影响最终的能效表现!




然而联发科用arm核心的时候,一直贴着arm允许的缓存下限去做的,要不是arm比较牛逼,不像苹果高通那样过于依赖超大缓存,不然铁定完犊子。
首先c1u,现在只上了2mb但本来最高可以上3mb,也就是增加50%!
然后c1pre,现在只用了1mb版本,实际上可以最高支持2mb,提升100%!
再然后c1pro,现在只上了512kbl2,l1疑似也是缩水版,但本来可以上1mbl2,64kbl1,又是提升100%!
最后就是c1nano,目前没有多少芯片运用,其实本来它的缓存是可以像目前的c1pro看齐!
这就是为什么我说搭载arm的联发科有非常大的进步空间。
这也是为什么我支持1cu+1cpre+4cpro+4cnano,在arm的官方文件里,cnano并不是没用的,不然也不会一直研发,在低功耗区间其表现很出色,奈何没有一家给足缓存实际上4cnano+4cpro是很完美的biglittle布局,只不过现在的游戏会有一到两个非常重的线程,做不到均匀线程,因此再额外加上1个满血缓存的cu和cpre就绰绰有余了,也没必要强行上变成两个阉割缓存的cu,反而会影响最终的能效表现!














