在ISCAS 2026，华为何庭波发表题为“半导体新路径探索与实践”的主旨演讲，发表了指导半导体产业发展的新原则——韬(τ)定律，旨在破解摩尔定律面临的物理和经济困局。韬(τ)定律提出以“时间 (τ) 缩微”替代“几何缩微”作为半导体与电子系统演进的新指导原则——通过逻辑折叠(LogicFolding)等创新技术，持续压缩信号传播时延，不断提升晶体管密度，从而实现半导体与电子系统的持续演进。韬(τ)定律构建了贯穿器件、电路、芯片到系统层面的多层级协同优化体系，以系统性降低时间常数τ为目标。在此次报告中，何庭波详细阐述了华为如何把韬(τ)定律应用到智能手机和AI计算领域的实践。过去六年间，基于韬(τ)定律，华为已成功设计并量产了381款芯片，覆盖了千行百业的需求。今年秋冬季即将面世的麒麟芯片，率先采用逻辑折叠技术，性能大幅提升。预计到2031年，基于韬(τ)定律设计的高端芯片的晶体管密度将媲美1.4纳米制程。演讲报告相关的学术论文“A Time Scaling Theory for Multi-Layer Electronic Systems”已向SCIENCE CHINA Information Sciences投稿。论文在ChinaXiv的预印本链接：
网页链接
网页链接
