业界传得比较厉害的是芯片堆叠。
不是3D封装，先把逻辑和储存分别做好两块芯片，再把储存芯片通过封装手段叠在SOC芯片上方。
而是光刻阶段直接在一片硅基上做了两层电路，一层是逻辑，一层是储存。
-
要做超大规模（密度）运算最后都绕不开存算一体。
要么把芯片做得面积超级大，铺大饼一样在一个硅基上做出逻辑和存储；要么在一片硅基上搭房子，底层逻辑造好了，上面再盖储存。
靠封装还是解决不了带宽跟不上天文数字运算量需求增长的问题。
-
所以，华为的“逻辑折叠”、“时间微缩”听起来是不是就是将存和算的电路物理距离拉近到纳米级别（然后在一个周期内数据传输的速度、密度就得到了天文数字级别的暴涨）这个味道了？
